AMD“均衡延迟堆叠缓存”专利曝光：L2缓存3D堆叠（2026年1月）

据 NeoWin 1 月 15 日报道，AMD 基于美国专利商标局（USPTO）公示清单获批“均衡延迟堆叠缓存”相关专利，意在把 3D 堆叠从现有 Ryzen X3D 主要采用的 L3 缓存扩展到 L2 缓存，以降低访问延迟并提升能效。方案通过 TSV 或 BPV 等在堆叠芯片间建立垂直通道，并将过孔布局于几何中心以缩短布线、平衡各层访问时间。专利示例称 1MB L2 访问周期可由 14 降至 12。该专利（US20260003794A1）仍为公示/申请阶段，距量产落地与实际收益仍存在不确定性。